d-Matrix atteint 100 To/s de bande passante

Lors de Hot Chips 2026, d-Matrix a présenté un accélérateur IA qui surmonte le goulot d’étranglement mémoire en empilant le calcul directement sur une mémoire DRAM personnalisée. Cette architecture utilise une puce calcul TSMC 4 nm liée face à face sur une mémoire dédiée, avec un pas de 36 microns, pour atteindre 100 To/s par carte. C’est le type d’innovation nécessaire pour concurrencer les GPU : les charges de travail inférence et génératives sont limitées par la gestion des données plus que par la puissance brute. Si d-Matrix convertit cette démonstration en production viable, elle offrira aux acheteurs cloud et entreprises une alternative crédible à faible latence.

Sources du briefing

• Hot Chips 2026: d-Matrix stacks AI accelerator directly on custom DRAM for 100 TB/s per card — TSMC 4nm compute die bonded face-to-face at a 36-micron pitch on top of a custom-designed die - Tom's HardwareTom's Hardware